(株)サイエンスフォーラム 私たちはintelligenceを提供します。


ANDOR
図書案内 セミナー案内 オンデマンド版 食品産業戦略研究所 お問い合せ メールマガジン 会社案内 Home
ロジックLSI技術の革新

コードNO0205
発 刊1995年8月
編集委員
前口 賢二 (株)東芝 半導体デバイス技術研究ULSIデバイス技術部 部長
福間 雅夫日本電気(株)マイクロエレクトロニクス研究所 システムULSI研究部長
浅井 外寿三菱電機(株)ULSI開発研究所LSIプロセス開発第3部 第1グループマネージャー
価 格本体54,000円+税
体 裁A4判上製 418頁
試 読
 可  試読のお申込はこちらから
書籍の注文画面へ 執筆者一覧へ 詳細な内容を見る

ロジックLSI技術の革新 マルチメディア時代に対応したロジックLSIのデバイス/プロセス、高効率生産ライン、T-CAD、混載からパッケージまで、技術の選択肢と広範な実用データ、将来の展開方法を詳説

主要構成

総説 事業的側面からみたロジックLSIの革新課題
第1部 次世代ロジックLSIのデバイス・プロセス技術
第1章 ロジックLSIの基本回路
第2章 ロジックLSIのプロセスインテグレーション技術
第3章 高性能・低消費電力MOS FET技術とその動向
第4章 ロジックLSIのためのSOI技術
第5章 ロジックLSIのためのリソ・エッチング技術
第6章 多層配線技術の動向と課題
第7章 メモリ・アナログ混載ロジック技術とその動向
第2部 ロジックLSIの生産ラインと共通基盤技術
第8章 ロジックLSIのための高効率生産ライン
第9章 T-CAD技術とその動向
第10章 ロジックLSIの故障解析手法
第11章 ロジックLSIのパッケージ技術

終章  ロジックLSI技術の将来展望

【発刊の狙い】

 近年ロジックLSIの革新が急速に求められている。 コンピュータの性能競争、マルチメディア関連市場の台頭が、高いコスト・パフォーマンス比を持つ高集積システムLSIや低電力LSIを要求しており、高性能マイクロプロセッサに代表される最先端ロジックLSIがDRAMに対抗した微細プロセス技術のドライバーになって来ている。 従来ロジックLSIはDRAMの後追い的な微細化戦略を取ってきたが、明らかにその戦略の見直しが求められていると言える。
 プロセスインテグレーションの視点から見ても、高密度セル形成技術の依存度を高めているメモリとは異なり、高性能MOSFETや微細多層配線への依存度が高くこの領域での革新が求められている。 また、システムのコンセプト段階、設計段階からコンカレントに進むLSI開発がますます重要となっている。
 こうした中で、従来ロジックLSIのプロセスインテグレーション的な観点からプロセス技術をまとめたものはなかった。 本書では、革新が求められているロジックLSIに焦点を当てて、ロジックからみたデバイス・プロセス技術上のポイントを明確にするとともに、当面する技術的な諸問題とソリューションを整理する。 そして、今後のロジックLSI技術革新の方向をロジックLSIの開発・製造に携わっている広範なデバイス・装置・材料メーカ各社のエンジニアに提示するものである。
編集委員

内容目次

総説 事業的側面からみたロジックLSIの革新課題<香山 晋>


第1部 次世代ロジックLSIのデバイス・プロセス技術

第1章 ロジックLSIの基本回路

(1) 基本回路とデバイス技術<山品 正勝>
  1. デバイスの動作原理
  2. 基本回路の動作原理
    2.1 相補型回路
    2.2 負荷型回路
    2.3 電流モード型回路
  3. まとめ
(2) 高速回路技術<鈴木 一正>
  1. 高速化の原理
  2. 高速回路
  3. 高遠回路の将来展望と課題
(3) 低電力回路技術<水野 正之>
  1. 低電力化の原理
    1.1 微細化と電力
    1.2 電源電圧の低下
    1.3 貫通電流の削減
    1.4 しきい電圧の低減
    1.5 待機時漏れ電流の削減
  2. 低電力回路
    2.1 遷移確率の低減
    2.2 信号振幅の低減
    2.3 処理の並列化
    2.4 電荷の再利用(チャージリサイクル)
    2.5 断熱CMOS
  3. 低電力回路技術の将来展望と課題

第2章 ロジックLSIのプロセスインテグレーション技術

(1) 概説<前口 賢二>

(2) ロジックLSIのプロセスインテグレーション技術<衣川 正明/柴田 英毅>
  1. ロジックデバイスにおけるウエル形成・分離技術
  2. ロジックデバイスにおけるトランジスタ設計
    2.1 ロジックデバイスにおけるトランジスタのゲート長
    2.2 ロジックデバイスにおける電極技術
    2.3 トランジスタの寄生抵抗とその抑制指針
    2.4 トランジスタ設計における他の重要項目
  3. ロジックデバイスにおける多層配線技術
    3.1 多層配線の必要性と設計ルールの推移
    3.2 これまでの配線パラメータのスケーリング
    3.3 配線抵抗・容量の低減化
    3.4 配線電流密度の向上
    3.5 配線の微細化・高密度化
    3.6 多層プロセスダメージの抑制
    3.7 多層配線コストの低減化
(3) プロセスの共通化、モジュール化 ―少量・多品種展開、多機能化に対応した<野口 達夫>
  1. ロジックLSIとメモリLSIとの相違点
  2. UDR、UDAの考え方
  3. メモリー混載ロジックの具体的な手法
  4. UDRの問題点と今後の課題

第3章 高性能・低消費電力MOS FET技術とその動向

(1) 高性能MOS FET技術
  1. MOSFETのスケーリング<竹内 潔>
    1.1 スケーリングとは
    1.2 駆動能力
    1.3 負荷容量
    1.4 抵抗、配線
    1.5 加工精度、ばらつき
  2. 微細CMOSの設計と構造<最上 徹>
    2.1 高性能CMOSデバイスの設計
    2.2 シングルゲートCMOSとデュアルゲートCMOS
    2.3 ボロン突き抜けとゲート空乏化
    2.4 シリサイド形成プロセス
    2.5 今後の高性能デバイス・プロセス技術
(2) Low-Power MOS FET技術<各務 正一/衣川 正明>
  1. 低消費電力を達成するためには
  2. 電源電圧とCMOSデバイスの性能
  3. 電源電圧の最適範囲
  4. 寄生容量低減およびしきい値設定
  5. Low-Powerのための基板エンジニアリング
(3) 素子分離技術<衣川 正明/各務 正一>
  1. 素子分離に必要とされる技術
  2. 0.5μm以下の世代におけるLOCOS素子分離と埋め込み素子分離技術
  3. 接合容量が遅延時間に与える影響と素子分離技術の関係
  4. ウエル分離技術
  5. 今後の動向
(4) ロジックLSIの信頼性<山本 豊二/最上 徹>
  1. ゲート絶縁膜の信頼性
  2. ホットキャリア劣化
  3. プラズマダメージ

第4章 ロジックLSIのためのSOI技術

(1) SOI素子技術の現状と展望<吉見 信>
  1. SOI素子の利点
  2. 解決すべき問題点
  3. ソースのバンドギャップを狭める基板浮遊効果対策
    3.1 原理
    3.2 実験
    3.3 素子特性
    3.4 結晶性評価
  4. まとめ
(2) SOIを用いた低消費電カ・論理LSI<井上 靖朗>
  1. LSIの消費電力
    1.1 消費電力の決定要因
    1.2 デバイス構造からのアプローチ
  2. バルクSiLSIからのSOI-LSIへ
  3. 課題と展望
(3) 極薄膜CMOS/SIMOS技術による超高速プリスケーラ内蔵PLL・LSIの試作・評価<門 勇一>
  1. 完全空乏型CMOS/SIMOX素子構造と素子特性
  2. プリスケーラ回路の設計と性能
  3. PLL・LSIへの応用と試作結果
(4) SIMOX技術の展望と課題<泉 勝俊>
  1. SIMOX技術の基礎
  2. ここまで減少した結晶欠陥
  3. 高温酸化が可能にした埋め込み酸化膜の成長とモフォロジィの改善
  4. CMOS LSIへの適用
  5. 研究開発の現状
  6. 展望と課題
(5) 貼り合わせSOI技術の展望と課題<阿部 孝夫>
  1. 貼り合わせのメカニズム
  2. 結合界面の特性
  3. 薄膜シリコン層の形成
  4. デバイス特性の向上とプロセスの簡略化
  5. SIMOXウエハとの特性比較
  6. 今後の課題とまとめ

第5章 ロジックLSIのためのリソ・エッチング技術

(1) ロジックLSIのためのリソグラフィ技術<戸所 義博>
  1. 概説
  2. 超解像技術
    2.1 変形照明法
    2.2 ハーフトーン型位相シフトマスク
    2.3 任意パターンに対する位相シフトマスク
    2.4 まとめと将来展望
  3. KrFエキマレーザリソグラフィ技術
    3.1 KrFエキシマレーザ露光装置
    3.2 KrFエキシマ用レジスト
    3.3 まとめ
  4. 多重干渉効果の防止
    4.1 染料入りレジスト
    4.2 TARプロセス
    4.3 Bottom Anti-Reflectionプロセス
    4.4 まとめ
  5. 光近接効果
    5.1 パターン密度による寸法相違
    5.2 パターン端部の後退および丸まり
    5.3 まとめ
(2) ロジックLSlのためのドライエッチング技術<久保田 正夫/大國 充弘/中川 秀夫/服藤 憲司/江利口 浩二>
  1. 最近のドライエッチング技術
    1.1 ドライエッチング技術の動向
    1.2 次世代ドライエッチング装置
  2. 高精度ポリシリコンエッチング技術
    2.1 従来法における形状・寸法制御の課題
    2.2 リサージュエレクトロンプラズマ(LEP)によるポリシリコンエッチング
    2.3 まとめ
  3. 高アスペクト比ホール加工技術
    3.1 コンタクトホールエッチングの現状と課題
    3.2 ラジカルの吸着率と供給制御
    3.3 ラジカルの堆積膜質と選択比
    3.4 まとめ
  4. ドライエッチング形状シミュレーション
    4.1 シミュレーションの必要性と有効性
    4.2 モデル
    4.3 パラメータ抽出法とシリコン酸化膜エッチングヘの適用
    4.4 ポリシリコン・ゲート・エッチングヘの適用
    4.5 今後の展開
  5. アンテナ効果ダメージと評価技術
    5.1 アンテナ効果ダメージによるゲート酸化膜劣化
    5.2 Qbd(総破壊電荷量)測定によるゲート酸化膜劣化の評価
    5.3 アンテナ効果ダメージのQbd測定による評価結果
    5.4 まとめ

第6章 多層配線技術の動向と課題

(1) 概要<古村 雄二>

(2) 配線材料

(1) Al系<西原 晋治>
  1. Al配線信頼性向上
    1.1 Al合金材料の改善
    1.2 Al配線構造の改善
    1.3 EM,SM寿命向上のメカニズム
  2. カバレッジ向上技術
    2.1 Alバイアススパッタ
    2.2 Al高温スパッタ、Alリフロー
    2.3 高圧Al埋め込み
  3. まとめ
(2) Cu<星野 雅孝>
  1. Cu配線形成方法
    1.1 RIE
    1.2 CMP
  2. Cu配線の評価
    2.1 配線抵抗
    2.2 エレクトロ・ストレスマイグレーション
  3. 酸化・拡散防止用のメタルと絶縁膜
  4. 今後の展望
(3) W、WSi2<小林 伸好>
  1. W、WSi2のロジックLSIへの応用
  2. Wプラグ技術
  3. WSi2ポリサイドゲート
(4) Ti、Tin<大場 隆之>
  1. Ti(TiSi2)配線
    1.1 コンタクト特性
    1.2 Ti−Si系の熱力学的特性
  2. TiN配線
    2.1 バリヤ特性
    2.2 スパッタTiNの諸特性
    2.3 TiN−CVDの諸特性
(5) TiSi2、CoSi2、NiSi<大崎 明彦>
  1. サリサイドの必要性
  2. サリサイド材料に求められる条件と物性
  3. TiSi2の特性と問題点
  4. CoSi2の特性と問題点
  5. NiSiの特性と問題点
(3) CMP<青木 利一郎/小寺 雅子/金子 尚史>
  1. CMP量産使用の目的
  2. CMP量産適用上の問題
  3. 酸化膜CMP
  4. 金属配線CMP
    4.1 タングステンプラグCMP
    4.2 Al CMP
    4.3 Cu CMP
  5. 後洗浄
(4) 層間絶縁膜(1):CVD系<前田 正彦>
  1. 従来の低温CVD技術
    1.1 SiH4系常圧CVD技術
    1.2 プラズマCVD技術
  2. 層間絶縁膜技術としての低温CVD技術の進展
  3. 今後の層間絶縁膜に求められる付加価値
    3.1 微細溝充填
    3.2 低誘電率化
    3.3 グローバル平担化
  4. 今後の層間絶縁膜形成装置の課題
(5) 層間絶縁膜(2):SOG<大和田 伸郎>
  1. SOGを用いた層間絶縁膜平坦化技術の概要
  2. SOG平坦化技術の問題点と今後の課題
  3. SOGによる平坦化の基本特性
  4. SOG平坦化技術の開発動向
    4.1 塗布材料
    4.2 プラズマCVD成膜技術
    4.3 塗布技術
  5. CMP技術との比較

第7章 メモリ・アナログ混載ロジック技術とその動向

(1) SRAM、NVメモリ<西尾 洋二>
  1. MOSメモリの分類
  2. シングルチップマイクロコンピュータ
    2.1 EPROM内蔵
    2.2 EEPROM内蔵
    2.3 フラッシュメモリ内蔵
  3. ASIC
    3.1 RAM内蔵ゲートアレイ
    3.2 RAM内蔵エンベデッド・ファンクション・アレイ
(2) DRAM、バイポーラ<長野 隆洋/渡部 隆夫>
  1. 背景
  2. 最近の発表例
  3. 今後の課題と展望
(3) アナログ<松浦 達治>
  1. デジタルとアナログ混載例
  2. 混載に必要な技術
    2.1 第一の課題:プロセス
    2.2 第二の課題:耐雑音性
    2.3 第三、第四の課題:アナログモジュールの小型低電力化
    2.4 第五の課題:アナログデジタル混載シミュレータ
  3. 今後の課題

第2部 ロジックLSIの生産ラインと共通基盤技術

第8章 ロジックLSIのための高効率生産ライン

(1) コストミニマムを追求した開発・試作・量産ライン<本間 三智夫>
  1. ロジックLSI生産の特徴
  2. なぜ混流生産か
  3. 混流生産を実現するための技術
    3.1 予測管理
    3.2 ディスパッチングルールの最適化
    3.3 予約配膳
    3.4 プロセス標準化
    3.5 フレキシブルな生産制御システム
  4. 安定生産
    4.1 開発段階
    4.2 試作・量産段階
(2) MMSTの現状と今後の展開<売賀 賢介/江崎 裕治>
  1. MMSTの目的
  2. 枚葉処理
  3. ADVANCED VACUUM PROCESSOR(AVP)
  4. IN-SITUセンサー
  5. MMST CIM(Computer Integrated Manufacturing)
  6. モデルベースプロセスコントロール
  7. まとめ
(3) 将来の高効率生産ラインのあり方<桜井 哲真>
  1. 生産技術の動向
  2. ロジックLSIのパラドックス
  3. ウェハ枚数可変のライン運用
  4. 量産品と非量産品の混流生産
    4.1 バーチャルラインとバーチャルファクトリー
    4.2 ライン装置のCIMへの接続
    4.3 バーチャルラインの構築
    4.4 効率的なラインマネージメント
  5. 小規模なASICラインでの試行例
  6. オペレータスキルを活用したライン運用
    6.1 スーパーオペレータによるフレキシブルなシフト運用
    6.2 クリーンルームにおける安全性の向上
  7. まとめ

第9章 T-CAD技術とその動向

(1) 概要<小谷 教彦>

(2) プロセスシミュレーション(形状/不純物)<藤永 正人>
  1. プロセスシミュレーションモデル
  2. 応用例
  3. まとめ
(3) デバイスシミュレーション<小田中 紳二>
  1. デバイスモデル
  2. デバイス信頼性シミュレーション
  3. まとめ
(4) 回路シミュレーション<谷沢 元昭>
  1. 理論
  2. トランジスタモデル
  3. パラメータ抽出
  4. 信頼性シミュレーション
  5. 開発効率化に関して
(5) T-CAD GUI<西 謙二>
  1. T-CAD GUIの必要性
  2. T-CAD GUIの要件と構成
  3. T-CAD GUIの実例

第10章 ロジックLSIの故障解析手法<二川 清>
  1. 故障解析手法の概要
  2. エミッション顕微鏡法
  3. OBIC
  4. 液晶法
  5. 電子ビームプロービング
  6. FIB手法
  7. 故障解析の現在までの流れと将来

第11章 ロジックLSIのパッケージ技術

(1) デバイス・トレンドとパッケージの高度化<須藤 俊夫>
  1. システム要求とデバイス・トレンド
  2. パッケージヘの要求性能
  3. パッケージの性能設計
(2) ロジックLSIパッケージの実際例<蛭田 陽一>
  1. デバイスに対応するパッケージ
  2. ロジック・デバイス用パッケージ
(3) ロジックLSIパッケージの革新と将来動向<蛭田 陽一/須藤 俊夫>
  1. システムが迫るパッケージング技術の変革
  2. 接続技術の革新
  3. ロジックLSIパッケージの革新と将来動向

終章 ロジックLSI技術の将来展望<荒井 英輔>
  1. LSI産業の技術開発環境の変化―「どう作るか」から「何を作るか」へ
  2. ロジックLSI開発・生産の課題―「いかに安く、早く作るか」
  3. ロジックLSI開発時のリワークの具体例
  4. 今後のロジックLSIの展望と課題
    4.1 ロジックLSIのアーキテクチャの見直し
    4.2 今後のロジック用プロセスのキー要素技術―光配線の可能性
    4.3 共通基盤技術の高度化とそのシステム化
  5. 日米の半導体産業の比較と日本の課題


このページの先頭へ

執筆者一覧(執筆順・敬称略、肩書等は発刊時のものです)
 
■ 編集委員
前口 賢二(株)東芝 半導体デバイス技術研究ULSIデバイス技術部 部長
福間 雅夫日本電気(株)マイクロエレクトロニクス研究所 システムULSI研究部長
浅井 外寿三菱電機(株)ULSI開発研究所 LSIプロセス開発第3部 第1グループマネージャー
 
■ 執筆者
香山 晋(株)東芝 半導体事業本部 副事業本部長
山品 正勝日本電気(株)マイクロエレクトロニクス研究所 システムULSI研究部 研究課長
鈴木 一正日本電気(株)マイクロエレクトロニクス研究所 システムULSI研究部 主任
水野 正之日本電気(株)マイクロエレクトロニクス研究所 システムULSI研究部
前口 賢二(株)東芝 半導体デバイス技術研究所 ULSIデバイス技術開発部 部長
衣川 正明(株)東芝 半導体デバイス技術研究所 ULSIデバイス技術開発部 開発主務
柴田 英毅(株)東芝 半導体デバイス技術研究所 ULSIデバイス技術開発部 開発主務
野口 達夫岩手東芝エレクトロニクス(株)製品技術部 ロジックデバイス技術担当課長
竹内 潔日本電気(株)マイクロエレクトロニクス研究所 超高集積回路研究部 主任
最上 徹日本電気(株)マイクロエレクトロニクス研究所 超高集積回路研究部 研究専門課長
各務 正一(株)東芝 半導体デバイス技術研究所 ULSI技術開発部 課長
山本 豊二日本電気(株)マイクロエレクトロニクス研究所 超高集積回路研究部 主任
吉見 信(株)東芝 研究開発センターULSI研究所 研究第6担当 主任研究員
井上 靖朗三菱電機(株)ULSI開発研究所 LSIプロセス開発第4部第2グループ グループマネージャー
門 勇一日本電信電語(株)NTT LSI研究所第2プロジェクトチーム 主任研究員
泉 勝俊日本電信電話(株)NTT LSI研究所ナノエレクトロニクス研究部 部長
阿部 孝夫信越半導体(株)磯部研究所 研究主幹
戸所 義博松下電子工業(株)京都研究所プロセス技術部 主幹技師
斉藤 卓松下電子工業(株)京都研究所プロセス技術部
山下 一博松下電器産業(株)半導体研究センター 披師
谷 美幸松下電子工業(株)京都研究所プロセス技術部 主任技師
小泉 太一松下電子工業(株)京都研究所プロセス技術部 技師
久保田 正文松下電器産業(株)半導体研究センター主任技師
大國 充弘松下電器産業(株)半導体研究センター 技師
中川 秀夫松下電器産業(株)半導体研究センター 技師
服藤 憲司松下電器産業(株)半導体研究センター 主任技師
江利口 浩二松下電器産業(株)半導体研究センター 技師
古村 雄二富士通(株)プロセス開発部第四開発部部長
西原 晋治(株)日立製作所 半導体事業部 技術開発本部プロセス技術開発部 主任技師
星野 雅孝富土通(株)プロセス開発部第4開発部
小林 伸好(株)日立製作所 半導体事業部半導体開発センタ 主任研究員
大場 隆之富士通(株)プロセス開発部第4開発部
大崎 明彦三菱電機(株)ULSI開発研究所LSIプロセス開発第1部 第5グループ主事
青木 利一郎(株)東芝 生産技術推進センター プロセス技術第3担当課長
小寺 雅子(株)東芝 生産技術推進センター プロセス技術第3担当主務
金子 尚史(株)東芝 ULSI研究所研究第4担当 主任研究員
前田 正彦日本電信電話(株)NTT LSI研究所第2プロジェクト 主幹研究員
大和田 伸郎(株)日立製作所 デバイス開発センタ 試作部 主任技師
西尾 洋二(株)日立製作所 半導体事業部半導体開発センタ 先端デバイス開発部 主任研究員
長野 隆洋(株)日立製作所 半導体事業部半導体開発センタ 主管研究員
渡部 隆夫(株)日立製作所 中央研究所ULSI研究部主任研究員
松浦 達治(株)日立製作所 半導体事業部半導体開発センタ マルチメディアLSI開発部 主任研究員
本間 三智夫日本電気(株)LSI事業本部半導体生産技術本部 生産システム技術部長
売賀 賢介日本テキサス・インスツルメンツ(株)生産技術開発センター TI主任技師 システム技術開発グループ グループ長
江崎 裕治日本テキサス・インスツルメンツ(株)ULSI技術開発センタープロセス技術部 技師
桜井 哲真日本電信電話(株)ヒューマンインタフェース研究所音声情報研究部 主幹研究員
小谷 教彦三菱電機(株)ULSI開発研究所LSIプロセス開発第4部 次長
藤永 正人三菱電機(株)ULSI開発研究所LSIプロセス開発第4部 第3グループ主事
小田中 紳二松下電器産業(株)半導体研究センター 主任技師
谷沢 元昭三菱電機(株)ULSI開発研究所LSIプロセス開発第4部 第3グループ主事
西 謙二沖電気工業(株)超LSI研究開発センタ デバイス研究第2部長
二川 清日本電気(株)分析評価センター主管研究員
須藤 俊夫(株)東芝 半導体デバイス技術研究所ULSIデバイス技術開発部 組立技術開発担当課長
蛭田 陽一(株)東芝 半導体デバイス技術研究所ULSIデバイス技術開発部 組立技術開発担当主査
荒井 英輔日本電信電話(株)NTT LSI研究所 主席研究員
 
■ 編集協力
平山 誠三菱電機(株)ULSI開発研究所LSIプロセス開発第1部 部長
藤田 実(株)日立製作所 デバイス開発センタ 副技師長
古村 雄二富士通(株)プロセス開発部第4開発部 部長


書籍の注文画面へ このページの先頭へ
図書案内 セミナー案内 食品産業戦略研究所 オンデマンド版 メールマガジン お問い合せ 会社案内 Home