(株)サイエンスフォーラム 私たちはintelligenceを提供します。


ANDOR
図書案内 セミナー案内 オンデマンド版 食品産業戦略研究所 お問い合せ メールマガジン 会社案内 Home
強誘電体メモリ先端プロセス

コードNO0247
発刊日1999年9月13日
編集委員
塩嵜 忠 奈良先端科学技術大学院大学 物質創成科学研究科 教授
宮坂 洋一 日本電気(株)機能材料研究所デバイス材料研究部 主任研究員
望月  博 元(株)東芝 半導体事業本部
崎山 恵三 シャープ(株)IC事業本部プロセス開発センター所長
価 格本体40,000円+税
体 裁A4判上製横2段組 268頁
試 読
 可  試読のお申込はこちらから
書籍の注文画面へ 執筆者一覧へ 詳細な内容を見る

強誘電体メモリ先端プロセス コストパフォーマンスに優れたFeRAM量産技術・高集積化プロセス・混載技術の最前線とそのノウハウ!
強誘電体メモリの高集積化を目指し、現在までの要素プロセス開発の到達点と技術課題を整理することによって、デバイス・装置・材料メーカの基盤技術力とコストパフォーマンスの向上に資する。

主要構成

第1篇 強誘電体材料と成膜技術の最前線
第1章 各種成膜技術の最近の展開
第2章 ゾル・ゲル材料と成膜装置
第3章 CVD材料と成膜装置
第4章 スパッタターゲット材料と成膜装置
第2篇 新しい強誘電体薄膜キャパシタ技術
第1章 期待されるキャパシタ特性と作製技術
第2章 薄膜キャパシタの評価とシミュレーション技術
第3章 最近のキャパシタ技術の進展
第4章 微細加工技術
第3篇 これからの強誘電体メモリ集積化技術
第1章 ULSI技術からみた強誘電体メモリプロセスの問題点
第2章 各種セル構造と最近の展開
第3章 水素対策技術
第4章 強誘電体メモリの現状と今後の技術課題

【本書の狙いと特長】
  1. 世界のトップエンジニアを結集し、2010年=3兆円市場が見込まれる強誘電体メモリの量産技術・高集積化・混載技術の最前線とそのノウハウを初めて集大成した。
  2. デバイス高歩留りの鍵を握る成膜技術・薄膜キャパシタ技術・微細加工技術の到達点と今後の方向性を、デバイス・装置・材料メーカの第一線技術者が詳細に検討し解説した。
  3. 投資効率の向上を第一義に、CMOSプロセスとの整合性と再現性・プロセスダメージ/クロスコンタミネーション問題等、必須課題への対応策と生産現場での緊急課題を具体的に提示した。


内容目次

第1篇 強誘電体材料と成膜技術の最前線

第1章 各種成膜技術の最近の展開<塩嵜 忠>
  1. 溶液塗布法の最近の展開
  2. 新しい塗布溶液
  3. 量産用溶液塗布装置の発展
  4. CVD法の最近の発展
  5. スパッタターゲットと成膜装置の最近の発展

第2章 ゾル・ゲル材料と成膜装置

第1節 塗布液材料<小木 勝実>
  1. 溶液塗布法とは
    1.1 他成膜法と比較した場合の位置付け
    1.2 ゾル・ゲル液とMOD派との違い
  2. 量産化に堵ける技術的ポイント
    2.1 第1の技術的ポイント
    2.2 第2の技術的ポイント
  3. 今後の課題
    3.1 高集積度化のための表面モフォロジィーのさらなる改良
    3.2 結晶化温度の低減化
    3.3 耐還元性の向上
  4. 薄膜化
  5. 感光性塗布液の開発
第2節 連続量産用ゾル・ゲル装置<山田 芳久>
  1. 開発コンセプト
  2. 装置構成
    2.1 インデクサ(ID)
    2.2 搬送ロボット(TR)
    2.3 スピンゴータ(SC)
    2.4 薬液キャビネット(CH)
    2.5 ぺーク(HP等)
    2.6 FFU、安全仕様、その他
  3. プロセス
    3.1 スピンコート
    3.2 べークとスループット
    3.3 結晶化アニール
  4. 塗布特性
    4.1 膜厚均一性
    4.2 表面パーティクル
第3節 LSMCD<Carlos A.Paz de Araujo/監訳:宮坂 洋一>
  1. スタック・セルのプロセス課題
  2. 最新Y-1技術
  3. プロセスシーケンス制御
  4. 強誘電体FFT
第4節 新しい成膜材料

(1) 低温成膜材料<加藤 一実>
  1. 新規成膜材料(SBT及びSBN薄膜前駆体)の合成
  2. SBT薄膜の低温結晶化と強誘電体特性
(2) SrBi2Ta2O9薄膜の耐還元性向上<小岩 一郎/橋本 晃/逢坂 哲彌>
  1. 強誘電体での問題点
    1.1 組成の制御
     1.1.1 成膜法の検討
     1.1.2 SBT薄膜での組成の影響
    1.2 化学状態の制御
  2. 結晶化過程の制御
    2.1 異相の抑制
    2.2 過剰Biの役割
    2.3 過剰Bi対策
    2.4 ゾル・ゲル法による化学量論値化の検討

第3章 CVD材料と成膜装置

第1節 各社のCVD原料とその特徴

(1) 強誘電体用CVD材料<寶地戸 道雄>
  1. 蒸気圧の測定と開発品
    1.1 Sr(dpm)2
    1.2 Sr[Ta(OEt)62、Sr[Ta(OiPr)6])2
    1.3 Ba2Sr(dpm)6+BaSr2(dpm)6
    1.4 Bi(OtAm)3
    1.5 Ru(EtCp)2
  2. 把持昇華型の供給方式
    2.1 安定供給
    2.2 高純度
(2) ICVD原料の高純度化と安全性<高松 勇吉>
  1. MOCVD用の成膜材料とその特徴
    1.1 MOCVD法に用いる原料
     1.1.1 MOCVD法−BSTの現状
     1.1.2 MOCVD法−PZTの現状
     1.1.3 MOCVD法−SBT、Y-1の現状
  2. 誘電体薄膜材料の排ガスの除害処理方法
  3. 今後の技術課題
(3) MOCVD原料とその特性<小林 一三>
  1. PLZT薄膜作製用MOCVD原料とその特性
  2. BST薄膜作製用MOCVD原料とその特性
  3. SBT薄膜作製用MOCVD原料とその特性
第2節 強誘電体CVD装置<日高 淳一/沢渡 義規>
  1. MOCVD装置
  2. ガス系・有機金属供給系
  3. 反応チャンバ
  4. 排気・除害系
  5. 保安装置
  6. 量産用MOCVD装置における今後の課題

第4章 スパッタターゲット材料と成膜装置

第1節 ターゲット材料<長山 五月/鄒 紅こう>
  1. スパッタリングターゲット製造方法の概略
    1.1 ターゲットの材料として要求される特性
    1.2 ターゲットの製造方法
     1.2.1 PZT製造プロセス
     1.2.2 SBT製造プロセス
  2. セラミックスとしての特性
    2.1 ターゲット組成および密度の均一性
    2.2 粒径の違い
    2.3 X線回折(XRD)
    2.4 曲げ強さ試験および熱衝撃試験
    2.5 熱伝導率
    2.6 PZT昇温脱離ガス質量分析
  3. ターゲット密度の違いによるスパッタ特性の変化
  4. スパッタにおけるターゲットの問題点
第2節 スパッタ装置<鄒 紅こう>
  1. FRAM用強誘電体薄膜形成法としてのスパッタリング法
  2. PZT系強誘電体スパッタの量産技術の課題
  3. 強誘電体量産スパッタ装置と量産スパッタプロセス
    3.1 量産スパッタ装置
    3.2 PZTの高速スパッタ技術
    3.3 PZTスパッタにおける膜組成制御と経時劣化対策
    3.4 PZT薄膜の大口径基板における膜厚、組成均一性
    3.5 PZTスパッタ薄膜キャパシタの強誘電特性
  4. SBT薄膜のスパッタリング
  5. 今後の開発課題

第2篇 新しい強誘電体薄膜キャパシタ技術

第1章 期待されるキャパシタ特性と作製技術<宮坂 洋一>
  1. 高集積化のためのキャパシタ基本特性
  2. 強誘電体キャパシタの信頼性に関する技術課題
  3. キャパシタ作製技術の課題

第2章 薄膜キャパシタの評価とシミュレーション技術

第1節 基本評価<Joe T.Evans,Jr./山口 泰範>
  1. 電気デバイスとしての強誘電体コンデンサ
  2. 強誘電体デバイスの成分モデル
  3. ヒステリシス・レープの分析
  4. 信頼性および強誘電体の成分
  5. 強誘電体コンデンサのモデル化
  6. 残留分極
  7. 誘電分極
  8. 空間電荷制限電流
第2節 FRAMの品質および信頼性に関わる工業標準の確立<Tom Davenport/訳:井坂順一>
  1. FRAM技術開発の始まり
  2. FRAM技術の進展に不可欠なインフラストラクチャ
  3. FRAM製品の特性および市場の発展
  4. FRAMの品質および信頼性
  5. FRAMの信術性あるいは品質に関する今後の動向
第3節 シミュレーション技術<竹尾 昌人>
  1. 分極特性モデル
    1.1 分極履歴モデル
    1.2 分極反転モデル
     1.2.1 アブラミ・石橋モデル
     1.2.2 MECモデル
  2. FeRAMのメモリセル回路の動作解析

第3章 最近のキャパシタ技術の進展

第1節 強誘電性メモリの材料物理学<Ramamoorthy Ramesh/山口 泰範>
  1. 強誘電体の基礎物理学
  2. NVFRAMの動作
  3. 初期の開発
  4. 薄膜という回答
  5. 解決していない物理学上の問題
  6. 薄膜技術
  7. 商品化について
  8. 高誘電率の材料をべースとしたDRAM
  9. 強誘電体材料のその他の用途
  10. 未来を見つめて
第2節 SBTの進展と1T型への可能性<吾妻 正道/有田 浩二>
  1. SBT系キャパシタ材料の進展
    1.1 材料設計技術
    1.2 SBT系キャパシタの低電圧特性
  2. SBT高集積FeRAM技術
    2.1 高集積化への技術課題
     2.1.1 強誘電体膜の低温形成
     2.1.2 強誘電体膜を薄膜化する成膜技術と低電圧化
     2.1.3 耐還元処理
  3. 1T型不揮発性メモリヘの可能性
    3.1 1T型不揮発性メモリとは
    3.2 SBT系材料を用いた1T型不揮発性メモリ
第3節 エピタキシャルBST<川久保 隆/阿部 和秀>
  1. 二次元圧縮ひずみによるキュリー温度の上昇
  2. エピタキシャルBST膜の作製
  3. エピタキシャルBST膜の強誘電特性
  4. Si基板上のエピタキシャルBSTキャパシタの作製
第4節 MOCVD法による強誘電体Bi4Ti3O12の低温形成<木島 健>
  1. 実験方法
  2. 結果および考察
    2.1 Pt被覆基板上への強誘電体Bi4Ti3O12の薄膜形成技術
     2.1.1 Pt上に直接形成したBi4Ti3O12薄膜
     2.1.2 TiO2バッファ層効果
     2.1.3 ステップ法によるBi4Ti3O12薄膜形成
     2.1.4 BiO5バッファ構造を用いたBi4Ti3O12の低温形成
     2.1.5 2ステップ法によるBi4Ti3O12の強誘電体キャパシタ形成技術
    2.2 Si基板上へのBi4Ti3O12薄膜低温形成
     2.2.1 Pt/Bi2SiO5/Si MIS構造とその膜特性
     2.2.2 Bi2SiO5をゲート絶縁膜(1層)に用いたMFMIS構造
     2.2.3 Pt/Bi4Ti3012/Pt/Bi2SiO5/Si MFMIS構造とそのダイオード特性

第4章 微細加工技術

第1節 強誘電体膜とその電極材料の微細加工用エッチング装置とエッチング技術<大道寺 健司>
  1. 強誘電体膜とその電極材料の加工性
    1.1 材料の種類
    1.2 加工の諸問題
  2. エッチングヘの要求性能とハードウェアの改善
    2.1 不揮発性材料を高遠で精度良くエッチング
    2.2 長期間安定なプラズマの発生とエッチング特性
    2.3 安定した終点検出機構
    2.4 エッチング特性がパターンの粗密に影響されにくいハードウェア
    2.5 ウェーハ面内のエッチングの均一性
    2.6 誘電率の高い材料をエッチングする場合のマイクロアーキングの発生
    2.7 パーティクル発生の低減とウエットクリーニング頻度
    2.8 ポスト・トリートメントが可能な機構
  3. エッチングプロセスヘの要求
第2節 Ptエッチングプロセス<湯之上 隆>
  1. Ptエッチングの課題
    1.1 パターン側壁へのデポ
    1.2 エッチング装置内壁へのデポ
    1.3 石英窓へのデポ
  2. Ptエッチングの技術開発
    2.1 マスク材料の選択
    2.2 マスクの形状の最適化
    2.3 プロセスガス条件の最適化
  3. サブクオータミクロンPtエッチング技術の展望
    3.1 ハードマスクによる高温エッチング
    3.2 エッチ後側壁デポ膜を剥離する方法
  4. 側壁デポ物形成原理
    4.1 実験方法
    4.2 実験結果
    4.3 側壁デポ形成原理の考察
    4.4 側壁デポ低減への指針

第3篇 これからの強誘電体メモリ集積化技術

第1章 ULSI技術からみた強誘電体メモリプロセスの問題点<工藤 淳>
  1. メモリセル技術と最近の展開
    1.1 メモリセル方式
    1.2 メモリセル構造
  2. プロセスダメージとその対策技術
    2.1 プロセスダメージの実態
    2.2 水素劣化と対策技術
     2.2.1 強誘電体薄膜の水素耐性向上
     2.2.2 電極材料の水素解離作用の低減
     2.2.3 絶縁膜中の水素含有量低減
     2.2.4 水素ブロッキング
  3. FeRAMプロセスの現状と今後の技術課題
    3.1 FeRAMプロセス技術の現状
     3.1.1 成膜技術
     3.1.2 加工技術
     3.1.3 電極技術
     3.1.4 クロスコンタミネーション
    3.2 FeRAM混載技術
    3.3 FeRAM高集積化の今後の技術課題
     3.3.1 SBT低温成膜技術
     3.3.2 耐熱性電極技術
     3.3.3 スタック型SBTキャパシタ形成技術

第2章 各種セル構造と最近の展開

第1節 メモリセル方式<國尾 武光>
  1. メモリセル方式の分類
  2. 蓄積容量型メモリセル
  3. 1T1Cセルによる動作説明
  4. 2T2Cセル
  5. 1T2Cセル
  6. チェインセル
第2節 メモリセル構造<鳥居 和功>
  1. メモリセル構造の変遷
    1.1 プレーナーセル
    1.2 CUB(Capacitor Under Bit-line)セル
    1.3 FCOB(Ferroelectric Capacitor over Bit-line)セル
    1.4 プラグ接続を用いた立体セル
  2. メモリセノレ微細化の技術課題
    2.1 キャパシタ構造
    2.2 メモリ部プラグ

第3章 水素対策技術<櫛田−アブデルガファ恵子>
  1. 水素による劣化のモデル
  2. IrO2上部電極技術
  3. キャッピング効果

第4章 強誘電体メモリの現状と今後の技術課題

第1節 ここまできた強誘電体メモリの量産技術

(1) 強誘電体キャパシタ形成プロセスの現状と課題<中村 孝>
  1. 強誘電体成膜プロセス
    1.1 ゾル・ゲル法
    1.2 スパッタリング法
    1.3 MOCVD法
  2. 加工プロセス
  3. プロセスデグラデーション
  4. 信頼性
(2) Bi系層状超格子結晶を用いたFeRAMの量産技術<藤井 英治>
  1. 量産化プロセスの現状
    1.1 量産プロセスフロー
    1.2 強誘電体キャパシタ形成
     1.2.1 強誘電体薄膜形成
     1.2.2 強誘電体・電極ドライエッチング
     1.2.3 キャパシタ保護膜・コンタクト
    1.3 配線・保護膜工程
  2. デバイス特性
  3. デバイス信頼性
第2節 FRAM混載技術

(1) 強誘電体メモリ搭載システムLSIの優位性<中村 孝>
  1. 強誘電体メモリ搭載システムLSI
  2. 強誘電体メモリ混載プロセス技術
    2.1 多層配線技術
    2.2 セル面積縮小
     2.2.1 STCセル
     2.2.2 キャパシタ面積縮小
    2.3 プロセス温度低減
(2) FeRAM混載LSIの実用化を目指して<十代 勇治>
  1. CMOSとの整合性
    1.1 FeRAM混載のプロセスフロー
    1.2 FeRAM混載のプロセス課題
     1.2.1 CMOS特性への影響
     1.2.2 配線形成
    1.3 FeRAM混載のプロセス技術
     1.3.1 電極へのコンタクト形成
     1.3.2 シリコン基板へのコンタクト形成
     1.3.3 保護膜形成
  2. FeRAM混載のキャパシタに要求される性能と実力
    2.1 初期特性
    2.2 信頼性
    2.3 その他の要求される性能
  3. 将来展望−微細化への対応−
    3.1 強誘電体低温焼結技術
    3.2 電極加工技術
    3.3 バリアメタル技術
(3) CMOSロジック/FRAM混載技術<山崎 辰也>
  1. FRAMデバイスの市場動向
  2. 富士通FRAMデバイスのプロセス設計方針
  3. 富士通0.5μm-FRAMデバイスプロセス技術
  4. CMOSロジック/FRAM混載技術
  5. 試作チップ
  6. PZTのプロセス劣化
第3節 強誘電体メモリ高集積化の現状と今後の技術課題<國尾 武光>
  1. FeRAMの概要
  2. FeRAM混載ロジックLSIの現状
  3. 混載対応FeRAMセル面積縮小化技術


このページの先頭へ

執筆者一覧(敬称略・執筆順、所属・肩書き等は発刊当時のものです)
 
■ 編集委員
塩嵜 忠奈良先端科学技術大学院大学 物質創成科学研究科 教授
宮坂 洋一日本電気(株)機能材料研究所デバイス材料研究部 主任研究員
望月 博元(株)東芝 半導体事業部
崎山 恵三シャープ(株)IC事業本部プロセス開発センター所長
 
■ 執筆者
塩嵜 忠奈良先端科学技術大学院大学 物質創成科学研究科 教授
小木 勝実三菱マテリアル(株)総合研究所材料技術研究所 部長
山田 芳久大日本スクリーン製造(株)半導体機器事業本部洛西製造部プロセス技術課
Carlos A.Paz de AraujoChairman,Symetrix Corporation
加藤 一実工業技術院名古屋工業技術研究所 セラミックス基礎部電子セラミックス研究室 主任研究官/東京工業大学 フロンティア創造共同研究センター 助教授
小岩 一郎沖電気工業(株)半導体技術研究所新メモリICPJ 主任研究員
橋本 晃東京応化工業(株)開発本部特定研究1部 部長
逢坂 哲彌早稲田大学 理工学部応用化学科教授
寶地戸 道雄(株)高純度化学研究所取締役
高松 勇吉日本パイオニクス(株)研究所第1研究部 部長
小林 一三日本酸素(株)つくば研究所産業ガス事業本部 新材料プロジェクトマネージャー
日高 淳一日本酸素(株)つくば研究所産業ガス事業本部 技術統括部電子機材開発部チーフ
沢渡 義規日本酸素(株)つくば研究所産業ガス事業本部 技術統括部電子機材開発部
長山 五月UMAT(株)九州工場開発課 課長
鄒 紅こう日本真空技術(株)千葉超材料研究所 コロラド研究室(強誘電体メモリプロジェクト)室長
宮坂 洋一日本電気(株)機能材料研究所デバイス材料研究部 主任研究員
Joe T.Evans,Jr.President,RADIANT TECHNOLOGIES,Inc.
山口 泰範ヤーマン(株)先端電子技術第2事業部 部長
Tom DavenportVP,Development,RamtronInternational Corp.
井坂 順一ラムトロン(株)取締役
竹尾 昌人松下電子工業(株)半導体社プロセス開発センター 解析技術部基盤技術開発室 技師
R.RameshAssociate Professor,Department of Phisics University of Maryland
吾妻 正道松下電子工業(株)半導体社半導体デバイス研究センター機能LSI研究部 主席技師
有田 浩二松下電子工業(株)半導体社半導体デバイス研究センター機能LSI研究部 主任技師
川久保 隆(株)東芝 研究開発センターLSI基盤技術ラボラトリー研究主幹
阿部 和秀(株)東芝 研究開発センターLSI基盤技術ラボラトリー研究主務
木島 健シャープ(株)技術本部エコロジー技術開発センター研究グループ主任
大道寺 健司日本ティーガル(株)代表取締役社長
湯之上 隆(株)日立製作所 デバイス開発センタプロセス開発部 技師
工藤 淳シャープ(株)技術本部エコロジー技術開発センター 技師長補
國尾 武光日本電気(株)シリコンシステム研究所 超高集積回路研究部 部長
鳥居 和功(株)日立製作所 中央研究所ULSI研究部 主任研究員
櫛田−アブデルガファ恵子(株)日立製作所 中央研究所ULSI研究部 主任研究員
中村 孝ローム(株)半導体デバイス研究開発部 課長
藤井 英治松下電子工業(株)半導体社半導体デバイス研究センター機能LSI研究部 室長
十代 勇治松下電子工業(株)半導体社プロセス開発センター開発1部 主席技師
山崎 辰也富士通(株)LSI事業本部ULSI開発部第2デバイス開発部 部長


書籍の注文画面へ このページの先頭へ
図書案内 セミナー案内 食品産業戦略研究所 オンデマンド版 メールマガジン お問い合せ 会社案内 Home